(51)5 G 06 F 12/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ ПРИ ГННТ СССР


### ОПИСАНИЕ ИЗОБРЕТЕНИЯ

BUEUDICHAAR RATELIKE TEARMECHAR BUBUHOTENA

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

- (21) 4431901/24-24
- (22) 30.05.88
- (46) 07.02.90. Бюл. № 5
- (72) К.Г. Семенов, П.М. Сипоров,
- а.н. жданов, Г.В. Кухарь и В.И. Потвпенко
- (53) 681.32(085.8)
- (55) Авторское свидстельство СССР
- » 1368877, кл. С Об 7 12/00, 1986. Авторское сындетельство СССР
- Ф 1160409, кл. G 06 F 9/36, 1964.
- (54) YETPORCTBO IND GOPNOPOBARIA AND
- (57) Изобратение относится к вычистительной гехнике и может быть исполь-

2 зовано в системах с расширенным объемон памяти. llenь изобретения - повышение быстродействия. Устрейство содержит жикропроцессор 1, блок 2 памяти, дешифраторы 3 и 4, элемент И 5, тригтеры 6-3, эленент НЕ 9, регистры 10 и 11, элемент И-НЕ 12, информана изминыя вход-выход 13, апреслый выкол 14 микропроцессора, вход 15 начальной установки, вкод 16 синхроннвашки команд и панных, выхол 17 апреса странціві памяти устройства. Постав--пе твуз ве кответитоод апер каннеп паратной розлизации переключения страниц памяти. 2 ил.



SU ...1541619

20

40

Наобретение относится к устройстван вычислительной техники и ножет быть использовано при создании систем обработки данных с. расширенным объеном адресного пространства.

Цель изобретения. - повышение быстродействия.

На фиг. 1 изображена функциональная ехена устройства; на фиг. 2 формат команлы микропроцессора.

Устройство содержит микропроцессор 1, блок 2 паняти, дешифраторы 3 н 4, элемент И 5, триггеры 6-8, элемент НЕ 9, регистры 10 к 11, влемент и-пр 12, информационный иход-выход 13 устройства, адресный выхол 14 мнкропроцессора, вход 15 начальной устанолки устройства, вход 16 синхронивации команд и данных устройства, шыход 17 адреса страницы пэмяти устрейства.

На фиг. 2 приняты обозначения: А - структура первого слова; В структуря второго слова; Х - значеине разряда, которое определяется колом команды перехода; 2 - разряд, зигления которого на используется при декодировании микропроцессорои кода операции комани переходов.

Работу устройства рассматривают на принтере использования микропроцестора типа ТН5 32010. Цепи синкронивации и выбора режима работы микропроцессора не показаны.

Устройство работает следующим образон.

устройство работает в двух режимах: переключения страниц памяти и блокировки ложного срабатывания (по переключению страниц).

Режим переключения странии. В устройстве переключение страниц проискодост одновременно с выполнением никропрецессорон одной из конанд перехода: 45 B, BANZ, RGEZ, BGZ, BICZ, BLZZ, BLZ, BNZ, BV, BZ.

все конанды перехода инхрепроцессора являются двухсловиым первое слово (А) представляет собой код операши (KON) команды перехода, а второе (в) - сперанд, являющыйся адресси перекода.

иснуниватролоки инпекималао кеЩ прияти используется общая для всех конанд перехолов структура первого слова А, два старинх разряда слова А, равных единиде, выступают идентификатором исек команд перехода, кроме гого, эначение иладшего байта слова А (разряды 0-7) является безраэличным для используемого микропроцессора при выполнении команд перехода. Это позволяет использовать солержимоз ниашиего байта слова А в качестве апреса страницы блока памяти (например, при использовании байта можно организовать панять на 256 странии объемом по 4% слов каждвя).

Работа устройства начинается с поступления сигнала сброса (например, от кнопки) по вколу 15 на вколы установки триггеров 6-8, рагистров 10 и 11 и микропроцессора 1. При этом на выход регистра 10 устанавливается нулевой адрес, выбирающий нулевую страницу блока 2 паняти.

При считывании никропронессорон 1 на паняти посредством сигнала ИЕВ конанды перехопа, кол этой конанди устанавливается на входе-выходе, 13 (фил. 1). Опноврененно с этим проис-25 ходит гешифрация двух старших разрядов (14 н 15) яхоля-выхода 13 дешифратором 4, инпупьс высокого уровия с выхода дешифратора 4 поступает на элемент И-НЕ 12, гле стробирустся инверсным сигналом с выхода элемента не. В результате этого на выхоле элемента И-НЕ 12 формируется импульс записи для регистра 11. По залисиу фронту этого импульса в регистр 11. 35 промоволится запись апреса спедуищей страницы.

Регистр 10 заперживает на опин такт сигнала МЕМ момент переключення страниц блока 2 памяти; так как команлы перехода двухсловные, пеобходимо исключить переключение страницы по момента считывания второго слога коменды перехода.

После установки на входе-выходе 13 кода коменлы перехода и последующего синтывания микропропессом априса пет " рехода происходит переключение страниц блока памяти в спответствии с предварительно закодированием адресом страницы паняти в мпадшем байте КОЛ конаниы перехода.

Режим блокировки ложного срабатывания. Ложчое переключение страницблока 2 ланяти ножет проилойти при полялении на входе-выходе 13 информация, инеромей в лвух старших разрядах логические "1" (за исключением выполнения интропроциссиром комани черет хода).

Такая информация может появиться на входе-выходе 13 при выполнении микропроцессором следующих команд: считышания (TBLR), записи (TBLW), пвода/выпола (IN и OUT).

Рассмотрим режим блокировки для каждой из перечислениых конвид.

Команда ТВІ.К. При считывании из памяти посредством сигнала МЕМ 16 микропроцессором команды ТВІ.К код этой команды устанавливается на входевыходе 13 (опг. 1). Одновременно с этим пешифратор 3 дешифрирует КОП команды ТВІ.К и формирует на выходе инпульс положительной полярности.

Ввиму того, что перед началом работы сигналом с входа 15 все устройства устянавливаются в исходное состояние, с выхода триггера 8 на вход элемента И 5 прихолят сигнал, тэлс сэдэг эмнэджэходл йидшишэдска мент и 5 сформироранного на выходе олемента 3 инпупред не вкол триггера 6. Запись этого инпульов производится по сигналу МЕН 16. Ввиду того, что выполнение команды TBLR занимает три машинных цикла работы процессора и информация устанавливается на вхоце-выходо 13 только в третьем цикле, то необходимо задержать сигнал, сфорэнфолонный при деприрации КОП конанды TBLR на двя нашинных никла. Это реализуется триглерани 6 и 7. Триггор в формирует импульс отринательной поляриости, стробируемый ияверсины сигналом МЕК с выхода элемента HF, который, поступая на элемент н-ие 12, запрешает пожное переключение отрании от импульса; возникающет то на выхоле лемифратора.

Кроме того, сформированный инпульс на инперсион выхоле триггера 8 (фиг. 3, пов СВ) запрешает также давьнейшае прехожление дожного имт пульов с выжела лешифратора 3, возми-кающего в случае совпаления счутыватымой инкрептоциссором инфермации по команда TBLR. С кой команды TBLR.

Комянды ТВЦИ, IK, ОЦТ. Выполняеные команды (ГВЦИ, IN, ОЦТ) имеют общий призняк: отсутствие сигнала МЕН 16 при наличим информации (ОАТ) на входеныходе 13. Сигнал МЕН мизким уровнем с пыкола элемента ИЕ 9 (фиг. 5, поз. С2) запрещает прохождение ложного изпулься с выкола дешифратора через элемент И-ИЕ 12. При совпадеции информации, возмикающей на входеньююде

13 под воздействием этих команд с кодом команды TELR и последующей лешифрацией ее элементов 3, запись логического юмпулься в триггер 6 не происхопит ввиду отсутствия в этот момент времени сигнала на линии 16, в, следовательно, и сигнала на синхровхоле триггера 5.

#### формула изобретения

Устройство для формирования алреса, содержащее дла дешифратора, дма
регистра, триггер, элемент И, причем
вхсд первого дешифратора является
бходом ствриего байта информационного
входа-выхода устройства, выход первого регистра подключен к информационному входу второго регистра, вход уст
тановки в "О" которого политочен к
выход элемента И подключен к информашнойному входу первого триггера, о т-

- 25 л и ч а ю щ е е с я тем, что, с целью порышения быстролействия, в него яветлены пва триггера, элемент НЕ и элемент Н-НЕ, причем первый и второй стартине разряды информационного еходатине разряды информационного еходат
  - выхода устройства педклимиемы состветственно к первону и второму входам второго деинфратора, выход хоторого подключен к первому входу элементи И-ИЕ, выход которого полключен к синхровходу первого регистра, информаци-
- 35 онный вход которого подключей к входу нладшего байта информационного входавыхода устройства, выход второго регистра попилючей к полоду эдреса
- 40 странины памяты устройства, вкем начальной установки устройства полкиючек к входам установки в "6" первого, второго и третьего триггеров и вхсду установки в "0" первого регистра, вход синхронияации команд и данных устройства подключен к синхронходам первого и эторого триггеров, синхро-

виолу второго регистра и через эле-

- мине TBLR ( кой коминем TBLR. неит HE и синхровходу тротьего коминем TBLW, IK, OUT. Выполняеные 50 тристера и второму входу элемента иним (ТВСЖ, IN, OUT) имеют общий иним входу тротьего тристера и сфедиты иниморгации (ТВСЖ, IN, OUT) имеют общий иниморгации (ТВСЖ, IN, OUT) имеют общий иниморгации (ТВСЖ, IN, OUT) имеют общий входу тротьего тристера и сфедиты иниморгации (ТВСЖ, IN, OUT) имеют общий входу тротьего подключен иниморгации пробрамоду тротьего тристера и сфедиты иниморгации пробрамоду тротьего подключен иниморгации програмоду тротьего пристера и второму входу элемента иниморгации иниморгации програмоду тротьего подключен и програмоду тротьего подключен иниморгации програмоду тротьего подключен и програмоду тротьего по
  - 55 первого демифратора, лыход первого триггера подключен к киформационному вхеду второго триггера, выход котерото полключен к ниформационному вхелу третьего триггера.

### Annex 18

SU No 1541619, published February 07, 1990

# Specification of Invention to Certificate of Authorship 1541619 Al

[21] 4431901/24-24

[19] SU [11] 1541619 AT

[22] Filed. May 30, 1988

[51] Int. Cl. G 06 F 12/00

[46] Feb. 07, 1990, Bulletin No 5

[72] Inventors: K.G. Semenov, N.M. Sidorov, A.I. Zhdanov, G.V. Kukhar

[53] UDC 681.32 (988.8)

and V.I. Potapenko

## [54] A DEVICE FOR GENERATING AN ADDRESS

[57] The invention relates to the computer engineering and may be used in the mass storage systems. An object of the invention is in improving the speed. The device comprises microprocessor 1, memory unit 2, decoders 3 and 4, element AND 5, triggers 6 - 8, element NO 9, registers 10 and 11, element AND/NO 12, information input/output 13, microprocessor address output 14, setting input 15, command/data clocking input 16, device memory page address output 17. The object is achieved by switching a memory page by hardware.

Legend in Fig. 2 is as follows:

A - the first word structure; B - the second word structure; X - a bit value to be determined by the transfer code; Z - the bit, value of which is not used in decoding the transfer operation code by the microprocessor.

The device has two modes of operation: memory page switching and misoperation (in switching pages) locking.

Fig. 2 Transfer identifier Transfer code Page address Program memory address